Skaitmeninio osciloskopo veikimo principas ir sandara
Skaitmeninio osciloskopo sistemos aparatinė dalis yra didelės spartos duomenų gavimo plokštė. Jis gali realizuoti dviejų kanalų duomenų įvestį, o kiekvieno kanalo atrankos dažnis gali siekti 60 Mbit/s. Funkciškai aparatūros sistemą galima suskirstyti į: signalo priekinį stiprinimą (FET įvesties stiprintuvą) ir kondicionavimo modulį (kintamo stiprinimo stiprintuvą), didelės spartos analoginio į skaitmeninį konvertavimo modulį (ADC tvarkyklė, ADC), FPGA loginį valdymo modulį. , laikrodžio paskirstymas, didelės spartos palyginimo procesorius, mikrovaldiklio valdymo modulis (DSP), duomenų perdavimo modulis, LCD ekranas, jutiklinio ekrano valdymas, maitinimo ir baterijos valdymas bei klaviatūros valdymas.
Po to, kai įvesties signalas paverčiamas išankstiniu stiprintuvu ir reguliuojama stiprinimo grandine, jis tampa įvesties įtampa, atitinkančia A/D keitiklio reikalavimus. Skaitmeninis signalas po A/D konvertavimo yra buferizuojamas FIFO FPGA arba gavimo atmintyje, o tada perduodamas per ryšio sąsają. Jis perduodamas į kompiuterį tolesniam duomenų apdorojimui arba surinktus signalus tiesiogiai valdo mikrovaldiklis, kad jie būtų rodomi LCD ekrane.
Etaloniniai įrenginiai yra tokie:
Tarp šių dalių svarbiausios yra programuojamo stiprinimo (silpinimo) grandinė ir A/D konvertavimo grandinė, nes šios dvi grandinės yra skaitmeninio osciloskopo gerklė, o programuojama stiprinimo (silpinimo) grandinė nustato įėjimo pralaidumą ir vertikalią. osciloskopo skiriamoji geba. , A/D konversijos grandinė nustato horizontalią osciloskopo skiriamąją gebą, o šios dvi skiriamosios gebos tiesiogiai lemia osciloskopo veikimą. Šios dvi grandinės dalys konvertuoja išmatuotą signalą į duomenų signalą, reikalingą tolesnei apdorojimo grandinei. Ši grandinės dalis gali būti sudaryta iš didelio našumo integrinių grandynų ir nedidelio skaičiaus periferinių įrenginių. Grandinės dizainas yra paprastas, o derinimas taip pat labai paprastas. Sunkiausia viso osciloskopo dalis turėtų būti programa, tai yra programinės įrangos aspektas. Programinė įranga yra atsakinga už visas skaitmeninio osciloskopo duomenų apdorojimo ir valdymo užduotis, įskaitant A/D mėginių ėmimo valdymą, horizontalaus braukimo greičio valdymą, vertikalaus jautrumo valdymą, ekrano apdorojimą, matavimą nuo piko iki maksimumo, dažnio matavimą ir kitas užduotis. Galite naudoti labai įprastą rinkoje esantį mikrovaldiklį kaip mikroprocesorių ir naudoti C kalbos programavimą, kad jį įgyvendintumėte.
Programuojama stiprinimo (silpinimo) grandinė ir maitinimo grandinė
Signalas įvedamas įprastu osciloskopo zondu X10X1 ir patenka į stiprinimo (silpinimo) grandinę. Programa valdomos stiprinimo (silpinimo) grandinės funkcija yra sustiprinti arba susilpninti įvesties signalą, kad išėjimo signalo įtampa atitiktų A/D keitiklio įvesties įtampos reikalavimus, kad būtų pasiekti geriausi matavimo ir stebėjimo efektai. Todėl programa valdoma stiprintuvo grandinė veikia nurodytu pralaidumu. Vidinis padidėjimas turi būti lygus. Kadangi osciloskopo grandinę sudaro dvi dalys, skaitmeninė ir analoginė, siekiant išvengti abipusių trukdžių, skaitmeninės dalies maitinimas ir analoginės dalies maitinimas yra atskirti. Atitinkamai pateikiamas ±5 V nuolatinės srovės maitinimo blokas, kuris izoliuotas filtru, pagamintu iš induktorių ir kondensatorių.
Flash atmintis ir laikrodžio grandinė
Kadangi A/D keitiklio fiksuojamų signalų duomenų kiekis yra didelis, mikrovaldiklio viduje esančios „flash“ atminties nepakanka, todėl grandinė gali naudoti tam tikrą išorinę atmintį.
Tuo pačiu metu jis taip pat naudojamas kaip talpykla rašant į LCD. Norint gauti atskaitos laikrodžio signalą, mikrovaldiklis taip pat yra prijungtas prie kristalo generatoriaus, kad būtų galima apskaičiuoti tikrąjį išorinio bangos formos signalo dažnį.
FPGA valdymo blokas
Programuojamas loginis įrenginys FPGA yra pusiau pritaikytas ASIC, leidžiantis grandinių projektuotojams užprogramuoti patiems įgyvendinti konkrečioms programoms skirtas funkcijas. Šis dizainas naudoja du skirtingus schemos įvesties ir VHDL kalbos įvesties metodus. Valdymo blokas atlieka daugumą valdymo užduočių ir suteikia atitinkamus valdymo signalus kiekvienam funkciniam moduliui, kad būtų užtikrintas visos sistemos teisingumas. Konkrečiai, jis įgyvendina šias funkcijas: Dažnio padalijimo grandinė ir valdymo signalų generavimas A/D keitikliui. Ši duomenų rinkimo sistema turi gana platų matavimo diapazoną. FPGA viduje suprojektuota dažnio padalijimo grandinė, kad būtų pasiekti skirtingi dažniai. Norėdami užtikrinti tikslesnį duomenų rinkimą, pasirinkite skirtingus išmatuoto signalo atrankos dažnius. Dažnio dalijimo bloko vidinė struktūros diagrama įgyvendinama naudojant grafinį įvesties metodą, kaip parodyta 4 paveiksle. 4 paveiksle, kai T flip-flop įvestis yra 1, išėjimas šokinėja, kai kiekviena laikrodžio briauna pasiekia dažnį. padalinys. Tuo pačiu metu matome, kad „T flip-flop“ įvestis yra sudaryta iš kai kurių loginių kombinacijų, kurios sudaro uždarą laikrodį. Norėdami išvengti trikdžių poveikio, atidžiai išanalizuokite laikrodžių su uždaromis vartais funkciją. Kai blokuojamas laikrodis atitinka šias dvi sąlygas, jis gali užtikrinti, kad laikrodžio signalas neturės pavojingų trikdžių, o uždaras laikrodis gali veikti taip pat patikimai kaip pasaulinis laikrodis.
Šios konstrukcijos A/D keitikliui yra tik du valdymo signalai: laikrodžio įvesties signalas CLK ir įjungimo išvesties signalas OE. CLK signalas tiesiogiai įveda 60M signalą per aktyvų kristalų generatorių, o OE signalas gaunamas apverčiant laikrodžio signalą tokiu pačiu dažniu ir faze kaip CLK FPGA viduje, o tai gali tiesiog atitikti A/D konversijos laiko santykį. keitiklis.
Didelės spartos A/D konvertavimas; grandinė
Svarbiausia skaitmeninio osciloskopo grandinė yra A/D konversijos grandinė. Jo funkcija yra paimti ir konvertuoti išmatuotą signalą į skaitmeninį signalą ir išsaugoti jį atmintyje. Neperdedame sakyti, kad tai yra skaitmeninio osciloskopo gerklė, nes jis tiesiogiai nustato aukščiausią dažnį, kurį gali išmatuoti skaitmeninis osciloskopas. Pagal Nyquist teoremą, kad būtų atkurtas išmatuotas signalas, diskretizavimo dažnis turi būti bent du kartus didesnis už didžiausią išmatuoto signalo dažnį. Skaitmeniniame osciloskope diskretizavimo dažnis turi būti bent 5–8 kartus didesnis už matuojamo signalo dažnį, kitaip signalo bangos formos apskritai nebus galima stebėti.
