Linijinio maitinimo šaltinio LDO tyrimų pažanga
Neseniai profesoriaus Mingxino tyrimų grupė iš Kinijos elektroninių mokslo ir technologijų universiteto integruotųjų grandinių mokslo ir inžinerijos mokyklos integracijos technologijų laboratorijos „Power Integration Technology“ paskelbė proveržio tyrimų rezultatas apie mažos galios greitos trumpalaikės technologijos srityje žemų kritimo linijinių reguliatorių srityje (LDOS) IEE kietos valstijos „Circuit Journal“.
Ši technologija gali žymiai pagerinti didelės spartos išmaniųjų telefonų ir dronų fotografijos efektyvumą. Jis priima pažangios apkrovos srovės atkūrimo ir aktyvios spaustuko valdymo architektūrą, kai statinė energijos suvartojimas yra tik 8,2 μ A. Jis gali tuo pačiu metu valdyti aukšto ir žemo dažnio apkrovos pereinamuosius pokyčius, pirmą kartą suspauskite LDO trumpalaikį kokybės koeficientą iki 41P ir pasiekti greičiausią aukšto dažnio apkrovos šuolio galimybes aukštoje dabartinėje LDO pramonėje.
Mobilieji įrenginiai paprastai priima maitinimo šaltinio architektūrą nuo taško iki taško, kurį sudaro ličio akumuliatorius, kaskaduotas kelis „Buck“ keitiklius ir LDOS. Buckas naudojamas didelio efektyvumo įtampos sumažinimui, o LDO paverčia „Buck“ išėjimo įtampą į stabilų maitinimo šaltinį. Pagrindinis iššūkis, su kuriuo susiduria LDO dizainas, yra tas, kad tokioms programoms kaip „Flash“ atmintis su maža įvesties įtampa ir didele apkrovos srove LDOS paprastai naudoja N tipo galios tranzistorius, kad sumažintų lusto plotą ir optimizuotų trumpalaikį našumą. Dėl unikalios „NMOS-LDO“ „Drive Dead Zone“ problemos, aukšto dažnio apkrovos pereinamieji rodikliai gali žymiai pabloginti trumpalaikį našumą; Tuo pačiu metu, norint pailginti akumuliatoriaus veikimo laiką, reikia sumažinti statinį LDO energijos suvartojimą, tačiau mažos energijos suvartojimo siekimas pablogina pagrindinį LDO, tokių kaip pereinamasis ir galios slopinimo santykis, našumą.
Remdamasis aukščiau pateiktais iššūkiais, tyrimų komanda sukūrė statinį srovės atkūrimą ir beveik nulinį „Dead Zone LDO Control“ architektūrą ir pasiūlė naują „Buffer“ architektūrą, skirtą transklstoktyvumui patobulinti MOS. Efektyviai skatinant galios tranzistoriaus vartų talpą, statinis energijos suvartojimas yra visiškai atkurtas apkrova; Aktyvioji spaustuko grandinė naudojama greitai ir tiksliai užfiksuoti klaidos stiprintuvo išėjimo ribą, kai išėjimo įtampa yra pervertinta, sumažinant LDO pavaros negyvos zoną iki beveik nulinės būsenos.
Naudojant aukščiau pateiktą technologiją, LDO buvo sukurtas siekiant 41P kokybės koeficiento, vartojant tik 8,2 μ A, o išėjimo įtampos svyravimas aukšto dažnio pereinamųjų elementų metu padidėjo tik 40%, palyginti su žemo dažnio pereinamuoju laikotarpiu. Palyginti su tarptautiniu pažengusiu tyrimų lygiu, jis turi didelių greitųjų ir mažos galios reagavimo pranašumų.
