Skaitmeninio osciloskopo veikimo principas ir struktūra
Tobulėjant elektroninėms technologijoms ir keičiantis, grandinės matavimo reikalavimai tapo aukštesni, elektroninėje gamyboje pastebėsite, kad daugelio parametrų matavimas nėra multimetras, gali būti kompetentingas, pavyzdžiui, išvesties bangos formos mikrovaldiklio įvesties / išvesties prievadas arba stiprintuvų gamyba jo dažniniam atsakui matuoti ir pan. Todėl osciloskopai natūraliai yra tokie patys kaip multimetrai ir tapo būtinu įrankiu elektronikos inžinieriams ir entuziastams.
Darbo principo ir struktūros įvadas
Skaitmeninio osciloskopo sistemos aparatinė dalis yra didelės spartos duomenų gavimo plokštė. Jis gali pasiekti dviejų kanalų duomenų įvestį, kiekvienas atrankos dažnis gali siekti 60 Mbit/s. Funkciškai aparatūros sistemą galima suskirstyti į: signalo priekinį stiprinimą (FET įvesties stiprintuvas) ir kondicionavimo modulį (kintamo stiprinimo stiprintuvą), didelės spartos analoginio į skaitmeninį keitiklio modulį (ADC tvarkyklė, ADC), FPGA loginio valdymo modulį. , laikrodžio paskirstymas, didelės spartos komparatorius, MCU valdymo modulis (DSP), duomenų perdavimo modulis, skystųjų kristalų ekranas (LCD). ), duomenų perdavimo modulis, LCD ekranas, jutiklinio ekrano valdymas, maitinimo ir baterijų valdymas bei klaviatūros valdymas ir kelios kitos dalys.
Įvesties signalas paverčiamas pirminio stiprintuvo ir stiprinimo reguliuojamos grandinės į įėjimo įtampą, atitinkančią A/D keitiklio reikalavimus. Skaitmeninis signalas, konvertuotas A/D keitikliu, yra talpykloje FPGA arba gavimo atmintis FIFO, o tada perduodamas į kompiuterį per ryšio sąsają tolesniam duomenų apdorojimui arba tiesiogiai valdomas mikrovaldiklio bus renkamas ir rodomas LCD ekrane. ekranas.
Etaloniniai įrenginiai yra tokie
Šiose dalyse svarbiausia yra užprogramuota stiprinimo (silpinimo) grandinė ir A/D konvertavimo grandinė, nes šios dvi grandinės yra skaitmeninio osciloskopo gerklė, užprogramuota stiprinimo (silpinimo) grandinė nustato osciloskopo įėjimo pralaidumą ir vertikalią skiriamąją gebą. , A/D konvertavimo grandinė nustato osciloskopo horizontaliąją skiriamąją gebą, kuri tiesiogiai lemia dviejų skiriamųjų gebų osciloskopo veikimą. Šios dvi grandinės dalys bus išmatuoti signalai, esantys duomenų signalo apdorojimo grandinės gale, ši grandinės dalis gali būti naudojama didelio našumo integriniuose grandynuose, be to, nedidelis skaičius periferinių įrenginių sudaro paprastą grandinės dizainą, derinimas taip pat labai paprastas. Sunkiausia osciloskopo dalis turėtų būti procedūra, ty programinė įranga. Programinė įranga atlieka visas skaitmeninio osciloskopo duomenų apdorojimo ir valdymo užduotis, įskaitant A/D mėginių ėmimo valdymą, horizontalaus šlavimo greičio valdymą, vertikalaus jautrumo valdymą, ekrano apdorojimą, matavimą nuo smailės iki maksimumo, dažnio matavimą ir kitas užduotis. Tai galima realizuoti naudojant šiandien rinkoje labai įprastą mikrovaldiklį kaip mikroprocesorių ir programuojant C kalba.
Programuojama stiprinimo (silpinimo) grandinė ir maitinimo grandinė
Signalas įvedamas iš bendro X10X1 osciloskopo zondo į stiprinimo (silpinimo) grandinę. Užprogramuotos stiprinimo (silpinimo) grandinės vaidmuo yra sustiprinti arba susilpninti įvesties signalą, kad būtų galima sureguliuoti išvesties signalo įtampą, atitinkančią A/D keitiklio įvesties įtampos reikalavimus, geriausio matavimo ir stebėjimo diapazone, todėl užprogramuota stiprintuvo grandinė nurodytame pralaidumo padidėjime turi būti plokščia. Kadangi osciloskopo grandinėje yra dvi skaitmeninės ir analoginės dalys, kad būtų išvengta abipusių trukdžių, todėl skaitmeninė maitinimo šaltinio dalis ir analoginė maitinimo šaltinio dalis atitinkamai sudaro ± 5 V nuolatinės srovės maitinimo ir induktyvumo rinkinį. ir talpa pagaminta iš filtro izoliacijos
Flash atmintis ir laikrodžio grandinė
Kadangi A/D keitiklis fiksuoja didelį signalo duomenų kiekį, mikrovaldiklio vidinės „flash“ atminties neužtenka naudoti, todėl grandinė gali pasirinkti tam tikrą išorinę atmintį, kurią naudoti, bet ir kaip būdą rašyti LCD. Flash atmintis taip pat naudojama kaip talpykla rašant LCD. Norint gauti atskaitos laikrodžio signalą, mikrovaldiklis taip pat yra prijungtas prie kristalo, kuris naudojamas apskaičiuojant tikrąjį išorinio bangos formos signalo dažnį.
FPGA valdymo blokas
FPGA yra pusiau pritaikyti ASIC, leidžiantys grandinių projektuotojams programuoti savo konkrečioms programoms skirtas funkcijas. Dizainas naudoja du skirtingus metodus: schematinį įvestį ir VHDL įvestį. Valdymo blokas atlieka daugumą valdymo užduočių, teikdamas atitinkamus valdymo signalus kiekvienam funkciniam moduliui, kad būtų užtikrintas teisingas visos sistemos veikimas. Konkrečiai pasiekti šias funkcijas: dažnio skirstytuvo grandinė ir generuoti A/D keitiklio valdymo signalus Duomenų rinkimo sistema turi platų matavimo diapazoną, dažnio daliklio grandinė suprojektuota FPGA viduje, kad būtų pasiekti skirtingi atrankos dažniai skirtingiems išmatuotų signalų dažniams. kad surinkti duomenys yra tikslesni. Dažnio padalijimo blokas įgyvendinamas naudojant grafinį įvesties metodą, o jo vidinė struktūra parodyta 4 paveiksle. 4 paveiksle T-trigerio naudojimas įėjime yra 1, kiekviena laikrodžio briauna, kai išėjimas šokinėja, kad būtų pasiektas dažnio padalijimas. . Tuo pačiu metu matome, kad „T-flip-flop“ įvestis sudaryta iš kai kurių loginių kombinacijų, kurios sudaro uždarą laikrodį. Užtaisytų laikrodžių laikrodžio funkcija kruopščiai išanalizuota, kad būtų išvengta įbrėžimų. Nors garantuojama, kad užtvarame laikrodyje nebus pavojingų įbrėžimų ant laikrodžio signalo, kai įvykdomos šios dvi sąlygos, vartomas laikrodis gali veikti taip pat patikimai, kaip ir pasaulinis laikrodis.
A/D keitiklio konstrukcijai jo valdymo signalas yra tik du: laikrodžio įvesties signalas CLK ir įjungti išvesties signalą OE. CLK signalas tiesiogiai per aktyvų kristalų įvestį 60M signalą, o OE signalas per FPGA vidinį ir CLK tą patį dažnį ir tą pačią fazę laikrodžio signalas apverčiamas, kad tik atitiktų A/D keitiklio laiko konversiją. santykiai.
Didelės spartos A/D konvertavimas; grandinė
Skaitmeninis osciloskopas svarbiausioje grandinėje yra A/D konversijos grandinė, jos vaidmuo yra išmatuoti signalų atranką ir konvertuoti į skaitmeninius signalus į atmintį, sakė, kad tai yra skaitmeninis osciloskopas gerklėje nėra per daug, nes jis tiesiogiai nustato skaitmeninį osciloskopą gali būti matuojamas didžiausiu dažniu, remiantis Nyquist teorema, diskretizavimo dažnis, bent 2 kartus didesnis už didžiausią matuojamo signalo dažnį, kad būtų atkurtas matuojamas signalas. Skaitmeniniuose osciloskopuose mėginių ėmimo dažnis turi būti bent 5–8 kartus didesnis už bandomojo signalo dažnį, kitaip signalo bangos formos nebus galima stebėti.
