Duomenų gavimo sistema pereinamojo optinio spinduliavimo signalui aptikti
Atsižvelgiant į trumpalaikės optinės spinduliuotės aptikimo stipraus fono ir silpno taikinio ypatybes, šiame darbe sukurta duomenų gavimo schema, kurios valdymo ir apdorojimo pagrindas yra FPGA. Schemoje naudojami foniniai ir signalo dvigubo filtro kanalai, dviejų lygių programa valdomas stiprinimas, kuris efektyviai garantuoja signalo gavimo kokybę; tuo pačiu metu ji naudoja dažnio konvertavimo saugyklą tiksliniams signalams, o tai labai sumažina duomenų saugojimo ir perdavimo reikalavimus ir užtikrina nuoseklesnį gavimo procesą. matavimo tikslumas.
1 Sistemos sudėtis ir veikimo principas
Duomenų rinkimo sistemą galima apytiksliai suskirstyti į tris dalis: išankstinio apdorojimo modulį, mėginių ėmimo saugojimo modulį ir FPGA valdymo modulį. Išankstinio apdorojimo modulį sudaro fotoelektriniai konvertavimo įtaisai, aktyvūs filtrų blokai ir programa valdomos stiprintuvo grandinės. Visos sistemos blokinė schema parodyta 1 paveiksle. Fotoelektrinės konversijos grandinė į sistemą patenkantį optinį signalą per detektorių paverčia srovės signalu, o po to per transimpedanso operacinį stiprintuvą paverčia jį įtampos signalu. Sistema suprojektuoja du filtravimo kanalus: fone naudojamas žemųjų dažnių filtravimas, o signalas - aukštųjų dažnių filtravimas. Pradinėje būsenoje analoginis jungiklis pagal numatytuosius nustatymus pasirenka foninį kanalą, o programuojamas stiprintuvas nustatomas į foninį režimą. Po to, kai A/D atrenka foninį signalą, jis siunčiamas į FPGA slenksčiui palyginti. Aptikus didesnę nei slenkstinę situaciją, FPGA perjungia analoginio jungiklio kanalą, pasirenkamas aukštųjų dažnių filtro kanalas, o kaip signalo režimas pasirenkamas programa valdomo stiprintuvo darbo režimas. Atsižvelgiant į signalo, kuris pradžioje yra staigus ir lėtas pabaigoje, charakteristikas, FPGA realizuoja duomenų rinkimą ir saugojimą tankiai, o vėliau retai, koordinuodama A/D ir FIFO valdymą.
2. Duomenų gavimo sistemos techninė projektavimas
2.1 Priekinės pakopos išankstinio apdorojimo grandinė
Fotoelektrinėje aptikimo grandinėje fotodetektorius yra tiesiogiai susijęs su sistemos veikimo kokybe. Siekiant sumažinti aplinkos elektromagnetinės spinduliuotės sukeliamos indukuotos srovės įtaką, prietaisas tinka keraminėms pakuotėms. Be to, detektoriaus šviesai jautrus plotas neturėtų būti per didelis, kitaip padidės tokie parametrai kaip tamsi srovė, sandūros talpa ir kilimo laikas, o tai turės įtakos aptikimo efektui. Projektuojant naudojamas Japan Hamamatsu Company silicio fotodiodas S2387. Detektoriui būdingos didelio jautrumo, greitos laiko reakcijos ir didelio dinaminio diapazono savybės. Grandinės konstrukcijoje taikomas nulinio poslinkio režimas, nėra tamsios srovės, diodo triukšmas daugiausia yra šiluminis triukšmas, kurį sukuria šunto rezistorius, ir jis pasižymi geriausiu tikslumu ir tiesiškumu. Aukšto ir žemo dažnio filtrai naudoja aktyvųjį filtrą, kuris turi greitą atsako greitį, gerą filtravimo harmonikų poveikį ir gali dinamiškai kompensuoti reaktyviąją galią. Programomis valdomas stiprintuvas susideda iš integruoto operacinio stiprintuvo ir analoginio jungiklio. Analoginis jungiklis valdomas FPGA, o prie operacinio stiprintuvo įvesties gnybto prijungiami skirtingi rezistoriai, kad būtų galima reguliuoti stiprinimą.
2.2 Mėginių ėmimo saugojimo grandinė
Kadangi tikslinio signalo dinaminis diapazonas yra labai didelis (apie 80 dB), norint realizuoti signalo gavimą, būtina pasirinkti plataus dinaminio diapazono ADC. 14 b ADC pritaikymas dinaminio diapazono signalams, kurių amplitudė svyruoja iki 4 dydžių, gali atitikti sistemos reikalaujamus didelio aptikimo jautrumo reikalavimus. Tačiau kadangi visuose A/D konvertavimo įrenginiuose yra tikslumo klaidų, didelio tikslumo A/D konvertavimo komponentų naudojimas kaip mažo tikslumo A/D konvertavimo komponentai gali sumažinti tikslumo klaidas. Šis dizainas naudoja 16 bAD976A iš ADI Company. AD976A mažo energijos suvartojimo 16 b nuoseklus aproksimacijos A/D keitiklis, konvertavimo greitis 200 KSPS, galima pasirinkti vidinį arba išorinį 2,5 V etaloninį maitinimo šaltinį. AD976 leidžia vienu metu išvesti 16 b lygiagrečiai ir gali išvesti dviejų 8 b pavidalu. Siekiant taupyti kaiščius projektuojant, naudojami du 8 b išėjimai.
Siekiant užtikrinti tikslų duomenų perdavimą tarp skirtingų laikrodžio domenų, duomenų talpykla naudoja asinchroninį FIFO. Asinchroninis FIFO turi didelio greičio ir gero patikimumo charakteristikas ir gali išvengti klaidingo duomenų atrankos dėl fazių skirtumų tarp skirtingų laikrodžių. Dizainas IDT7204 yra 4 096 × 9 b CMOS dviejų prievadų atminties talpyklos lustas iš IDT72XX serijos. Vidinės skaitymo ir rašymo rodyklės skaitomos ir įrašomos remiantis „pirmas į pirmiau-iš“ principu, o rašymo laikrodis W ir skaitymo laikrodis R pateikiami išorėje; pilna vėliavėlė () ir tuščia vėliavėlė () valdo duomenų perpildymą ir tuščią skaitymą bei rašo, kai pilna modeliavimo atmintis. Ji gali lengvai išplėsti bet kokį žodžio gylį ir žodžio ilgį.
